我們在談到半導體芯片參數時常常遇到FT和CP數據，這兩者有什么區別呢？筆者發現其實很多非測試專業的從業人員對這兩個概念了解并不像我以為的那樣深刻.所以,我還是有必要在這里再談一下。

按照國際慣例,首先需要再解釋一下什么是CP和FT測試.CP是(ChipProbe)的縮寫,指的是芯片在wafer的階段,就通過探針卡扎到芯片管腳上對芯片進行性能及功能測試,有時候這道工序也被稱作WS(WaferSort);而FT是Final Test的縮寫,指的是芯片在封裝完成以后進行的最終測試,只有通過測試的芯片才會被出貨。

由于測試治具上的差異,CP和FT的不同點并不僅僅限于所處的工序階段不同,兩者在效率和功能覆蓋上都有著明顯的差異,這些信息是每一個IC從業人員需要基本了解的。

在絕大多數情況下,特別是在國內,我們目前在CP測試上選用的探針都還是懸臂針(也有叫環氧針的,因為針是用環氧樹脂固定的緣故).這種類型的針比較長,而且是懸空的,信號完整性控制上非常困難,所以一般數據的最高傳輸率只有100~400Mbps,高速信號的測試是幾乎不可能的;另外,探針和pad的直接接觸在電氣性能上也有局限,容易產生漏電和接觸電阻,這對于高精度的信號測量也會帶來巨大的影響.所以,通常CP測試僅僅用于基本的連接測試和低速的數字電路測試。

當然,理論上在CP階段也可以進行高速信號和高精度信號的測試,但這往往需要采用專業的高速探針方案,如垂直針/MEMS探針等技術,這會大大增加硬件的成本.多數情況下,這在經濟角度上來說是不合算的。

那這樣一來,我們還需不需要CP測試?或者在CP測試階段如何對具體測試項目進行取舍呢?要回答這個問題,我們就必須對CP的目的有深刻的理解.那CP的目的究竟是什么呢?

首先,CP最大的目的就是確保在芯片封裝前,盡可能地把壞的芯片篩選出來以節約封裝費用.所以基于這個認識,在CP測試階段,盡可能只選擇那些對良率影響較大的測試項目,一些測試難度大,成本高但fail率不高的測試項目,完全可以放到FT階段再測試.這些項目在CP階段測試意義不大,只會增加測試的成本.要知道,增加一個復雜的高速或高精度模擬測試,不僅僅會增加治具的成本,還會增加測試機臺的費率和增加測試時間.這些測試項目在FT階段都是要測試的,所以沒有必要放在CP階段重復進行了。

其次,一些芯片的部分模組地管腳在封裝的時候是不會引出來了,也就是說在FT階段這些模組很難甚至無法測量.在這樣的情況下,測試就必須在CP階段進行.這也是必須進行CP測試的一個重要原因。

還有一種特殊情況,芯片的封裝是SIP之類的特殊形式.一方面這種封裝形式在FT階段可測性較低,而且多芯片合封的情況下,整體良率受每顆die的良率影響較大,所以一般需要在封裝前確保每顆die都是好品(KGD: Known Good Die).這種情況下,往往無論多困難,都需要在CP階段把所有測試項目都測一遍了。

所以，基于以上的認識，我們就比較容易在具體項目中判斷CP測試項目的取舍了.簡單而言:

1)因為封裝本身可能影響芯片的良率和特性,所以芯片所有可測測試項目都是必須在FT階段測試一遍的.而CP階段則是可選

2)CP階段原則上只測一些基本的DC,低速數字電路的功能,以及其它一些容易測試或者必須測試的項目.凡是在FT階段可以測試,在CP階段難于測試的項目,能不測就盡量不測.一些類似ADC的測試,在CP階段可以只給幾個DC電平,確認ADC能夠基本工作.在FT階段再確認具體的SNR/THD等指標

3)由于CP階段的測試精度往往不夠準確,可以適當放寬測試判斷標準,只做初步篩選.精細嚴格的測試放到FT階段

4)如果封裝成本不大,且芯片本身良率已經比較高.可以考慮不做CP測試,或者CP階段只做抽樣測試,監督工藝

5)新的產品導入量產,應該先完成FT測試程序的開發核導入.在產品量產初期,FT遠遠比CP重要.等產品逐漸上量以后,可以再根據FT的實際情況,制定和開發CP測試

以上只是根據我個人的經驗總結的一些最基本的CP/FT測試常識.事實上,在具體的項目中,會有很多復雜的問題出現,這些問題的對應和解決不是我短短一篇文章所能全部覆蓋到的.本文的作用只是給廣大非測試專業的從業人員提供一些最基本的概念信息.在實際的案例中,往往需要具體問題具體分析。

合芯半導體主要生產MOS管、三極管、可控硅、肖特基等功率器件，歡迎客戶芯片代加工，上面分享的FT/CP的淺談知識希望能幫助到你。